# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-302816

(43) Date of publication of application: 28.10.1994

(51)Int.Cl.

H01L 29/784

(21)Application number: 05-090218

(71)Applicant: KAWASAKI STEEL CORP

(22)Date of filing:


16.04.1993

(72)Inventor: TADA YOSHIHIDE

#### (54) SEMICONDUCTOR DEVICE

# (57) Abstract:

PURPOSE: To prevent the upper-end part of a channel from being set to an ON state by a gate voltage which is lower than that of other parts in the channel and to obtain the good switching characteristic of a transistor by a method wherein a layer whose conductivity is the same as that of a channel region is formed at the upper-end part of a source region and of a drain region. CONSTITUTION: An element region 20 is formed on a semiconductor substrate 10 so as to protrude, a source region 24 and a drain region 22 are formed there, a channel region 26 is formed between the source region 24 and the drain region 22, and a gate electrode 32 used to apply an electric field is formed in the channel region 26 via an insulator film 30. In a semiconductor device provided with such a field-effect transistor, a layer 34 whose conductivity is different from that of the individual regions 24, 22 and whose conductivity is the same as that of the channel region 26 is provided at the upper-end part of the source region 24 and of the drain region 22. Thereby, a channel part at the upper-end part of an Si protrusion part does not act as a channel, and the influence of a gate voltage at its upper part is weakened.



#### **LEGAL STATUS**

[Date of request for examination]

14.04.2000

[Date of sending the examiner's decision of rejection]

08.01.2002

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

وإيدان

# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-302816


(43)公開日 平成6年(1994)10月28日

(51)Int.Cl. <sup>5</sup> H 0 1 L 29/784	識別記号	庁内整理番号	FI			技術表示箇所
		9054-4M	H 0 1 L	29/ 78	3 0 1	Н
	-	9054-4M			3 0 1	V
			審査請求	未請求	請求項の数 1	OL (全 6 頁)
(21)出願番号	特顧平5-90218		(71)出願人	000001258 川崎製鉄株式会社		
(22)出願日	平成5年(1993)4				本町通1丁目1番28	
_			(72)発明者	千葉県	▲吉▼秀 千葉市中央区川崎 会社技術研究本語	奇町 1 番地 川崎製 部内
			(74)代理人	弁理士	吉田 研二	(外2名)

# (54) 【発明の名称 】 半導体装置

## (57)【要約】

縦型超薄膜トランジスタとした際に、上端部 のチャネル部の電界強度を改善し、良好なトランジスタ のスイッチング特性が得られる半導体装置を提供する。 【構成】 基板10の上部には突出部20が形成されて おり、この突出部20の両側には、ドレイン領域22、 ソース領域24が形成されて、このドレイン領域22、 ソース領域24に挟まれた領域にチャネル領域26が形 成されている。また、基板10および突出部20の表面 はすべてSiO,で形成される酸化膜30によって覆わ れており、チャネル領域26の表面にはゲート電極32 が形成されている。更に、突出部20のn\*型ドレイン 領域22、n\*型のソース領域24上端部はp型の導電 層34を有している。このため、チャネル領域26の上 端部とドレイン領域22及びソース領域24上端部とは 同導電性となり、従って、Si突出部20上端部のチャ ネル部はチャネルとして動作せず、チャネル上端部がチ ャネルその他の部分より低いゲート電圧でオンセットす ることを防ぐことができる。



## 【特許請求の範囲】

【請求項1】 半導体基板上に素子領域を突出形成し、 **とこにソース領域と、ドレイン領域と、該ソース領域及** びドレイン領域間にチャネル領域と、を設け、そのチャ ネル領域に絶縁体膜を介して電界を印加するゲート電極 を設けた電界トランジスタを有する半導体装置であっ て、

前記ソース領域及びドレイン領域の上端部は、その各々 の領域の導電性とは異なり、前記チャネル領域と同一の 導電性からなる層を有することを特徴とする半導体装

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体基板上にMOS トランジスタなどの素子を形成する半導体装置に関す る。

[0002]

【従来の技術】従来より、各種の半導体装置が提案され ており、特にMOSトランジスタを内蔵したものが多く 利用されている。そして、とのような半導体装置におい ては、その集積度を上昇させるために素子構造の微細化 が進んでいる。

【0003】ととで、通常の半導体装置は、平板状の半 導体基板(例えば、Si基板)の所定の領域に複数のM OSトランジスタ形成している場合が多い。との場合に は、ゲート領域を薄い絶縁層を介しゲート電極で覆った 状態でその両側の領域にイオンをドープして、ソース領 域、ドレイン領域を形成しMOSトランジスタを半導体 基板の所定領域に形成している。そして、このような半 導体装置のMOSトランジスタを微細化していくと、各 種の問題が生じる。すなわち、ドレイン付近の電界増加 に伴いドレイン空乏層がソース近傍の電位障壁近くまで 伸びパンチスルー電流が発生するなどの短チャネル効果 が発生したり、チャネル内における電界強度の増加に伴 いキャリアのエネルギーが増加し衝突電離により電子正 孔対が発生するホットキャリア効果が発生したり、さら にチャネルの垂直方向の電界が大きくなりキャリアの移 動度が小さくなったり、隣接する素子との素子分離が十 分行えなくなる等の問題が発生する。従って、従来の半 導体装置では、そのゲート長をサブミクロン程度以下と すると、十分な性能、信頼性を保持できないという問題 点があった。

【0004】一方、これらの問題点を改善するものとし τ. SOI (<u>S</u>ilicon <u>O</u>n<u>I</u>nsulato r)超薄膜トランジスタが提案されている。このSOI 超薄膜トランジスタは、半導体基板上に酸化絶縁膜を形 成し、この酸化絶縁膜上にソース、ゲート、ドレイン領 域を形成したものである。この超薄膜トランジスタによ れば、絶縁膜上にトランジスタを形成するため、短チャ

に、チャネル全体に電圧を印加できるため垂直方向の電 界を小さくしてキャリア移動度を大きく維持でき、さら に素子分離性に優れているという効果が得られる。

【0005】しかし、この超薄膜トランジスタはその構 造上、絶縁膜上にトランジスタを形成するためのSi基 板を形成することが必要である。ところが、絶縁膜(例 えば、SiO。) にSi単結晶層を形成することは技術 的に非常に難しい。特に、良質なSiエピタキシャル膜 を形成することは現在のところ不可能であり、好適な性 10 能を持つ超薄膜トランジスタを製造することは困難であ った。

【0006】そとで、本願発明者らは、超薄膜トランジ スタに類似の効果を得られる半導体装置として、Si基 板上に突出部を設け、この突出部内にソース、チャネ ル、ドレイン領域を設ける縦型超薄膜トランジスタを特 願平4-17176号で提案している。すなわち、との 縦型超薄膜トランジスタは、S i 基板上に突起部を異方 性エッチングによって形成している。そして、絶縁体膜 (いわゆる、ゲート酸化膜)を介し配置されたゲート電 極が、この突起部の中央部分にカバーしており、ゲート 電極の内側をチャネル領域とし、その両側がドレイン領 域、ソース領域とされている。そして、ゲート電極の電 位を変更することにより、チャネル領域の状態を変化さ せ、ソース及びドレイン領域間の導通を制御できる。一 方、ドレイン領域、ソース領域及びチャネル領域の下方 に、基板の組成がそのまま残る素子分離部を形成してい る。

[0007]

【発明が解決しようとする課題】しかしながら、上述の 縦型超薄膜トランジスタにおいて、チャネル領域の上端 部は、その上方のゲート電圧のみならず、Si突出部の 側壁のゲート電圧の影響も受けるため、電界が密になっ ている。従って、Si突出部上端部のチャネル部は、S i突出部側壁のチャネル部よりも低いゲート電圧でオン セットしてしまい、トランジスタのスイッチング特性が 悪化するという問題点があった。

【0008】本発明は、上記問題点を解決することを課 題としてなされたものであり、縦型超薄膜トランジスタ とした際に、チャネルの上端部がチャネルのその他の部 分より低いゲート電圧でオンセットすることを防ぎ、良 好なトランジスタのスイッチング特性が得られる半導体 装置を提供することを目的とする。

[0009]

【課題を解決するための手段】本発明に係る半導体装置 は、半導体基板上に素子領域を突出形成し、ことにソー ス領域と、ドレイン領域と、該ソース領域及びドレイン 領域間にチャネル領域とを設け、そのチャネル領域に絶 縁体膜を介して電界を印加するゲート電極を設けた電界 トランジスタを有する半導体装置であって、前記ソース ネル効果、ホットキャリア効果の発生を抑制できると共 50 領域及びドレイン領域の上端部は、その各々の領域の導 3

電性とは異なり、前記チャネル領域と同一の導電性から なる層を有することを特徴とする。

## [0010]

【作用】本発明に係る半導体装置において、ソース領域及びドレイン領域の上端部に、その各々の領域の導電性とは異なり、かつチャネル領域と同一の導電性からなる層を形成したので、チャネル領域の上端部とソース・ドレイン領域上端部とは同導電性となる。このため、Si 突出部上端部のチャネル部はチャネルとして動作せず、その上方のゲート電圧の影響を弱められる。

#### [0011]

【実施例】以下、本発明に係る半導体装置について、図面に基づいて説明する。

【0012】図1は、上述のようにして製造された半導体装置の構成を説明するための斜視図である。

【0013】p型のSi基板10の上部には、突出部20が形成されている。そして、この突出部20の両側には、n・型のドレイン領域22、n・型のソース領域24が形成されており、このドレイン領域22、ソース領域24に挟まれた領域に基板10と同じp型のチャネル領域26が形成されている。そして、これらドレイン領域22、ソース領域24、チャネル領域26はその下端が突出部20内に収まっており、突出部20の下部には基板10の一部である素子分離部28が形成されている。

【0014】また、基板10および突出部20の表面はすべてSiO。で形成される酸化膜30によって覆われており、チャネル領域26の表面にはゲート電極32が形成されている。とのため、との酸化膜30はゲート酸化膜として機能する。また、ゲート電極32は、外部との電気的接続のため、基板10の所定の端部まで引き回されている。

【0015】更に、突出部20のn・型ドレイン領域22、n・型のソース領域24上端部はp型の導電層34が形成されている。このため、チャネル領域26の上端部とソース・ドレイン領域上端部とは同導電性となり、従って、Si突出部20上端部のチャネル部はチャネルとして動作せず、その上方のゲート電圧の影響を弱められる。

【0016】とのような半導体装置では、突出部20内 40 に1つのMOSトランジスタが構成されている。従って、ドレイン領域22、ソース領域24にそれぞれドレイン電極、ソース電極を接続すれば、ゲート電極32への電圧の印加によって、チャネル領域26の電位を制御しドレイン領域22→ソース領域24間の電流を制御することができる。この例では、形成されているMOSトランジスタがnチャネルであるため、ゲート電極に正の電圧を印加することによって、電流が流れる。

【0017】特に、本実施例の装置によれば、突出部2 いるので、斜めイオン注入をする際に、この上端部の 0の上端部で酸化膜30の下方に、所定の膜厚の酸化膜 50 傍部は他の部分に比べn・型の不純物が注入されにく

12が設けられている。従ってこのゲート酸化膜は、この部分の膜厚が側壁膜厚より厚くなっている、このため、チャネル領域26の上端部のチャネル部において、その上端部のゲート電圧の影響が弱められ、このチャネル部の関値電圧が従来より高くなって、他の部分に先駆けてオンセットされることを重ねて防ぐ効果がある。

【0018】一方、前述の素子分離部28は基板10の一部である。そこで、衝突電離によって発生する基板と同極性の余剰キャリア(本例の場合、正孔)が基板10に排出されることになり、チャネル領域26に溜まることがない。従って、SOIに見られるような余剰キャリアの蓄積に伴うキンク(Kink)現象の発生がなく、また余剰の正孔による疑似短チャネル効果の発生がない。また、消費電力により発生した熱が基板10に容易に拡散するため、チャネル領域26の加熱を防止することができる。

【0019】さらに、トランジスタを縦型とし、チャネル領域26をゲート電極32によって取り囲んでいるため、チャネル領域全体の電圧を所定の値に制御することができ、動作性能を非常に高いものとすることができる。

【0020】また、本発明に係る半導体装置の製造方法について、図面に基づいて説明する。

【0021】本実施例の半導体装置の製造方法につい て、図2及び図3に基づいて説明する。まず、第一の実 施例は図2に示されるように、Si単結晶からなる基板 10表面上に、SiO, 膜(またはSiN膜)による線 幅 $0.1\mu$ m程度の線状パターンを形成する(S1)。 との線状パターンの形成は、電子(EB)ビーム描画露 30 光装置および多層レジスト露光技術などを利用した超微 細パターニング技術によって行う。そして、CのSiO 、(またはSiN)線状パターンをマスクとして、RI E(Reactive Ion Etching)など によって基板10に異方性エッチングを施し、所定の凹 部40を形成して突出部20を形成する(S2)。次 に、このマスクとして機能したSiO,パターン12を 除去することなく、基板10の全表面を熱酸化しSiO 、酸化膜30を形成する(S3)。そして、全表面にポ リシリコン層Poly-Siを形成した(S4)後、通 常のフォトリソグラフィにより、ゲート電極32を形成 する(S5)。その後、イオン注入によりドレイン領域 22、ソース領域24を形成する(本実施例では、例え ぱリンの注入によるn\*領域の形成)。ここで、このイ オン注入は、不純物の照射方向をマスク、電圧印加など によって斜め方向のみに限定する斜入射イオン注入装置 によって行う(S6)。

【0022】従って、ドレイン領域22、ソース領域24の上端部には厚めのSiO、酸化膜30が形成されているので、斜めイオン注入をする際に、この上端部の近傍部は他の部分に比べれた思の石純物が注入されたく

4

い。このため、p型のままもしくはn-型の導電層34 として残留し、チャネル領域26の上端部とソース領域 26・ドレイン領域24上端部とは同導電性となり、S i突出部上端部のチャネル部はチャネルとして動作せ ず、その上方のゲート電圧の影響を弱められる。これに よって、Si突出部20の上端部のチャネル部におい て、その上方のゲート電圧の影響が弱められたので、と の部分の閾値電圧が従来より高くなり、他の部分に先駆 けてオンセットされることがない。

領域の酸化膜を除去したのち、必要に応じてアニール処 理を行って各領域の結晶構造等を調整する。

【0024】次に、第二の実施例を図3にて説明する。 【0025】基板10表面上に、SiO、膜(またはS iN膜)による線状パターンを形成し、このSiO 2 (またはSiN)線状パターンをマスクとして、RI Eなどによって基板10に異方性エッチングを施し、所 定の凹部40を形成して突出部20を形成する(S1~ S2)。次に、このマスクとして機能したSiO,パタ ーン12を除去し、基板10の全表面を熱酸化しSiO 、酸化膜30を形成する(S3)。そして、全表面にポ リシリコン層Poly-Siを形成した(S4)後、通 常のフォトリソグラフィにより、ゲート電極32を形成 する(S5)。その後、イオン注入によりドレイン領域 22、ソース領域24を形成する(本実施例では、例え ぱリンの注入によるn\*領域の形成)。ここで、このイ オン注入は、不純物の照射方向をマスク、電圧印加など によって斜め方向のみに限定する斜入射イオン注入装置 によって行う(S6)。その後、ドレイン領域22、ソ ース領域24の上端部にその上方から前述の不純物とは 30 導電性の異なる不純物(本実施例ではp\*型の不純物、 例えばボロン)を垂直にイオン注入する(S7)。

【0026】従って、ドレイン領域22、ソース領域2 4の上端部は先のイオン注入によってn<sup>+</sup>型となったと しても、後にp<sup>\*</sup>型の不純物が注入されるのでp型の導 電層34となる。このため、第一の実施例と同様に、チ ャネル領域26の上端部とソース領域26・ドレイン領 域24上端部とは同導電性となり、Si突出部20上端 部のチャネル部はチャネルとして動作せず、その上方の ゲート電圧の影響を弱められ、その部分の閾値電圧が従 40 来より高くなり、他の部分に先駆けてオンセットされる ことがない。

【0027】更に、斜イオン注入ののち、両領域に注入 された不純物と導電性の異なる不純物を垂直に注入する ので、斜めイオン注入の際に、不純物が突出部20の側 面によって―部反射され、突出部20間に存在する基板 表面付近に注入されたとしても、電荷を中和することが できる。従って、との基板表面付近にはチャネルとなら

ない。

【0028】なお、この垂直イオン注入は、この段階で はなく、先の凹部40形成後、Poly-Si生面形成 の前に行ってもよい。

【0029】とのイオン注入の後、ソース及びドレイン 領域の酸化膜を除去したのち、必要に応じてアニール処 理を行って各領域の結晶構造等を調整する。

[0030]

【発明の効果】以上説明したように、本発明に係る半導 ~【0023】このイオン注入の後、ソース及びドレイン 10 体装置によれば、ソース領域及びドレイン領域の上端部 に、その各々の領域の導電性とは異なり、かつチャネル 領域と同一の導電性からなる層を形成したので、チャネ ル領域の上端部とソース・ドレイン領域上端部とは同導 電性となる。このため、S i 突出部上端部のチャネル部 はチャネルとして動作せず、その上方のゲート電圧の影 響を弱められる。

> 【0031】また、Si突出部の上端部のチャネル部に おいて、その上方のゲート電圧の影響が弱められたの で、Si突出部上端のチャネル部の閾値電圧が従来より 20 高くなり、この部分が他の部分に先駆けてオンセットさ れることがない。

【0032】更に、ソース・ドレイン領域形成のための 斜イオン注入ののち、両領域に注入された不純物と導電 性の異なる不純物を垂直に注入するので、斜めイオン注 入の際に、不純物が突出部の側面によって一部反射さ れ、突出部間に存在する基板表面付近に注入され、この 部分の不純物濃度が薄くなるか、もしくは基板と逆の極 性となったとしても、これを打ち消し、この部分の基板 不純物濃度を高くするととができる。従って、との基板 表面付近はチャネルとはならない。

【図面の簡単な説明】

【図1】半導体装置の構成を示す斜視図である。

【図2】半導体装置の製造工程の第一の実施例の説明図 である。

【図3】半導体装置の製造工程の第二の実施例の説明図 である。


【符号の説明】

- 10 基板
- 12 線上バターン用酸化膜
- 20 突出部
  - 22 ドレイン領域
  - 24 ソース領域
  - 26 チャネル領域
  - 30 酸化膜
  - 32 ゲート電極
  - 34 p型導電層
  - 40 凹部


(5)

特開平6-302816

【図1】



【図2】



# BEST AVAILABLE COPY

(6)

特開平6-302816

[図3]

